PATENT ABSTRACTS OF JAPAN

(11) Publication number:

06105069 A

(43) Date of publication of application: 15.04.94

(51) Int. CI

H04N 1/028 H01L 27/146 H04N 1/04 H04N 5/335

(21) Application number: 04274963

(22) Date of filing: 17.09.92

(71) Applicant:

KANEGAFUCHI CHEM IND CO

LTD

(72) Inventor:

MURAKAMI SATORU YAMAWAKI TAKEJI

MAEDA HIROMI


(54) METHOD AND DEVICE FOR READING PICTURE

(57) Abstract:

PURPOSE: To cancel the capacitance kick to read a picture with a high SN ratio by applying a specific dummy driving, pulse to dummy capacities sharing output lines with photo diodes and performing time integration even after the fall of the driving pulse.

CONSTITUTION: A driving pulse is applied to photo diodes PD at intervals of a certain time by a driving circuit DC, and meanwhile, the dummy driving pulse is applied to dummy capacities C_1 , C_2 ... C_m sharing output lines with photo diodes PD by a dummy driving circuit DCd. The dummy driving pulse falls at the time of the rise of the driving pulse and rises at the time of the fall of the driving pulse, and the capacitance kick due to capacities of blocking diodes BD and that due to dummy capacities have opposite polarities and are cancelled. Further, currents flowing out from photo diodes PD are subjected to time integration even after the fall of the driving pulse to completely cancel of residual component.

COPYRIGHT: (C)1994,JPO&Japio





(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-105069

(43)公開日 平成6年(1994)4月15日


(51) Int. Cl. ⁵		識別記号	——]	庁内整理番号	FΙ	技術表示箇所
. H04N	1/028		Α	8721-5C		
H01L	27/146					
H 0 4 N	1/04	103	Z	7251 – 5C		
	5/335		Р	7210-4M		L 27/14 A 査請求 未請求 請求項の数4(全 9 頁)
 (21)出願番号		特願平4-2749	963		(71)出願人	00000941 鐘淵化学工業株式会社
(22)出願日		平成4年(1992	2) 9,	月17日		大阪府大阪市北区中之島3丁目2番4号
					(72)発明者	村上 悟 滋賀県守山市浮気町300-15-2-609
					(72)発明者	山脇 竹治 滋賀県守山市水保町1150-24
					(72)発明者	前田 博巳 京都府京都市伏見区東浜南町674-2
					(74)代理人	弁理士 楠本 高義

(54) 【発明の名称】 画像読取方法及びその装置

(57)【要約】

【目的】 密着型イメージセンサにおける駆動パルスの立ち上がり時と立ち下がり時とに生じるキャパシタンスキックを、できる限りセンサ基板を大きくしないで、完全に相殺する。

【構成】 センサ基板上にフォトダイオードPDと出力ラインを共通にする疑似容量C1. C2... C。を設け、これら疑似容量に駆動パルスが立ち上がる時に立ち下がるとともに立ち下がる時に立ち上がる疑似駆動パルスを印加し、立ち上がり時と立ち下がり時とに生じるキャパシタンスキックの残留成分を含む区間で積分し、これらを完全に相殺するようにした。



【特許請求の範囲】

【請求項1】 フォトダイオードに一定時間おきに駆動パルスを印加し、該駆動パルスが印加されている間に該フォトダイオードから流れ出す電流を時間積分することによって当該一定時間内に該フォトダイオードに入射した光量を電気信号として読み出す画像読取方法において、

前記フォトダイオードと出力ラインを共通にする疑似容量に、前記駆動パルスが立ち上がる時に立ち下がるとともに立ち下がる時に立ち上がる疑似駆動パルスを印加し、前記駆動パルスが立ち下がった後まで時間積分することを特徴とする画像読取方法。

【請求項2】 フォトダイオードが形成されて成るセンサ基板と、該フォトダイオードに一定時間おきに駆動パルスを印加する駆動回路と、該駆動パルスが印加されている間に該フォトダイオードから流れ出す電流を時間積分する信号処理回路とを備えた画像読取装置において、前記フォトダイオードと出力ラインを共通にする疑似容量と、該疑似容量に前記駆動パルスが立ち上がる時に立ち下がるとともに立ち下がる時に立ち上がる疑似駆動パルスを印加する疑似駆動回路とを設け、かつ、前記信号処理回路を前記駆動パルスが立ち下がった後まで時間積分するように構成したことを特徴とする画像読取装置。

【請求項3】 前記疑似容量をセンサ基板上に設け、前記フォトダイオードを覆う層間絶縁膜を該疑似容量の誘電体として用いたことを特徴とする請求項2に記載の画像読取装置。

【請求項4】 前記疑似容量を前記信号処理回路の入力 部に設けたことを特徴とする請求項2に記載の画像読取 装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は画像読取方法及びその装置に関し、さらに詳しくは、ファクシミリ、イメージスキャナ、デジタル複写機、電子黒板などの原稿上の画像をいわゆる電荷蓄積法によって読み取る方法及びその装置の改良に関する。

[0002]

【従来の技術】従来、ファクシミリなどの原稿読み取り部には電荷結合素子(charge coupleddevice; CCD)を用いた縮小光学系の画像読取装置が使用されていたが、近年は画像を等倍で読み取ることのできる画像読取装置、いわゆる密着型イメージセンサが広く使用されている。

【0003】従来の画像読取装置は、たとえば図7の配線図に示すように、逆極性で直列に接続されたm×n個のフォトダイオードPDとブロッキングダイオードBDとがアレイ状に配列され、m個毎にn個のブロックBi.Bz....B。に区分されていて、各ブロッキングダイオードBDにはブロックBi,Bz....B。毎に駆動回路D

Cが接続され、各フォトダイオードPDにはブロックB1、B2.... B。間で相対的に同じ位置にあるもの同士で電流増幅回路 I V1、I V2.... I V。を介して積分回路 I N1、I N2.... I N。が接続されている。さらに、これらの積分回路 I N1、I N2.... I N。にはサンプルホールド回路 S H1、S H2.... S H。とマルチプレクサ回路M P X とが接続されている。ここでは、電流増幅回路 I V1、I V2.... I Va、積分回路 I N1、I N2.... I Na、サンプルホールド回路 S H1、S H2.... S Ha及 びマルチプレクサ回路M P X によりフォトダイオード P Dから流れ出す電流 I1、I2,... Iaを時間積分する信号処理回路 S C を構成している。なお、フォトダイオード P D がら流れ出す電流 I1、I2,... Iaを時間積分する信号処理回路 S C を構成している。なお、フォトダイオード P D、ブロッキングダイオード B D 及びこれらを接続するためのマトリクス配線などは、ガラスなどの同一基板上に形成されている。

【0004】この画像読取装置は、光電流による信号をフォトダイオードPDの容量に一旦蓄積させてから検出する電荷蓄積法によって動作させられるもので、図8に示すように、各ブロックB1、B2.... B。に一定時間T20 int おきに駆動パルスV1、V2.... V。がそれぞれ順番に印加される。この駆動パルスV1、V2.... V。が印加されている間にフォトダイオードPDから流れ出す電流 I1、I2、... I。が、電流増幅回路 I V1、I V2.... I V。により増幅された後、積分回路 I N1、I N2.... I N。により時間積分されることによって、その一定時間 Tint 内にフォトダイオードPDに入射した光量が電気信号として読み出されるのである。

【0005】このように電荷蓄積法によって画像を読み取る場合には、駆動パルスV., V2,... V。の立ち上が30 り時と立ち下がり時とにブロッキングダイオードBDの容量に起因してキャパシタンスキックが生じるという問題があるが、立ち上がり時に生じるキャパシタンスキックと立ち下がり時に生じるキャパシタンスキックとは、極性が逆で、大きさもほぼ同じになる。そこで通常は、駆動パルスV1, V2,... V。の立ち上がりと立ち下がりのタイミングを隣接するブロックB1, B2,... B。間で一致させることによって、このようなキャパシタンスキックを互いに相殺するようにしている。

【0006】また別の方法として、図9に示すように、 40 駆動パルスV₁、V₂ ... V。の立ち上がり時と立ち下がり時とに生じるそれぞれのキャパシタンスキックCを一括して積分することにより相殺するようにしたものも開示されている(特開平3-123270号公報)。キャパシタンスキックを一括して積分するためには、たとえば前述した積分回路IN、IN2 ... IN。におけるスイッチング素子Rs を次の駆動パルスV₁、V₂ ... V。が印加される直前にオンにすることによって、その積分コンデンサをリセットするようにすればよい。

50 【発明が解決しようとする課題】しかしながら、駆動パ

3

ルスV₁, V₂, ... V。の立ち上がりと立ち下がりとを一致させる方法では、キャパシタンスキックを完全に相殺することはできないという問題があった。キャパシタンスキックを完全に相殺するためにはブロッキングダイオードBDやフォトダイオードPDなどから成る一連の系の時定数が隣接するブロックB₁, B₂, ... B。間で完全に一致している必要があるが、フォトダイオードPDなどを構成している半導体層の膜厚を完全に均一にすることは困難で、フォトダイオードPDの容量は隣接するブロックB₁, B₂, ... B。間でわずかに異なっているためと考えられる。

【0009】一方、立ち上がり時と立ち下がり時とに生じるキャパシタンスキックを一括して積分する方法では、同系で時定数が同じであるからキャパシタンスキックを完全に相殺できるようにもみえるが、キャパシタンスキックのレベルは信号成分のレベルに比べて10~20倍と極めて大きく、積分回路IN.,IN....IN。の出力電圧V:,がすぐに飽和してしまうため、実用的ではなかった。

【0010】これに対し本発明者らは、図10に示すように、疑似フォトダイオードPD。と疑似ブロッキングダイオードBD。とから構成される疑似ブロックB。をブロックB。の隣に設け、この疑似ブロックB。に各駆動パルスV1、V2.... V。が立ち上がる時に立ち下がるとともに立ち下がる時に立ち上がる疑似駆動パルスを印加し、立ち上がり時と立ち下がり時とに生じるキャパシタンスキックの残留成分を含む区間で積分して、これらを完全に相殺するようにしたものを既に提案している(特願平3-326980)。この先願に係る発明は、キャパシタンスキックを完全に相殺することができるなど、優れた効果を奏するものではあるが、疑似ブロックB。を設ける必要があるため、フォトダイオードPDやブロッキングダイオードBDなどが形成されているセンサ基板が若干大きくなるという欠点があった。

【0011】そこで、本発明者らはこれらの問題を解決 し、SN比の向上などを図るため鋭意研究を重ねた結 果、本発明に至った。

[0012]

【課題を解決するための手段】本発明に係る画像読収方法の要旨とするところは、フォトダイオードに一定時間おきに駆動パルスを印加し、該駆動パルスが印加されている間に該フォトダイオードから流れ出す電流を時間積分することによって当該一定時間内に該フォトダイオードに入射した光量を電気信号として読み出す画像読取方法において、前記フォトダイオードと出力ラインを共通にする疑似容量に、前記駆動パルスが立ち上がる時に立ち下がるとともに立ち下がる時に立ち上がる疑似駆動パルスを印加し、前記駆動パルスが立ち下がった後まで時間積分することにある。

[0013] 一方、本発明に係る画像読取装置は、前記画像読取方法の実施に直接使用するもので、その要旨とするところは、フォトダイオードが形成されて成るセンサ基板と、該フォトダイオードに一定時間おきに駆動パルスを印加する駆動回路と、該駆動パルスが印加されている間に該フォトダイオードから流れ出す電流を時間積20分する信号処理回路とを備えた画像読取装置において、前記フォトダイオードと出力ラインを共通にする疑似容量と、該疑似容量に前記駆動パルスが立ち上がる時に立ち下がるとともに立ち下がる時に立ち上がる疑似駆動パルスを印加する疑似駆動回路とを設け、かつ、前記信号処理回路を前記駆動パルスが立ち下がった後まで時間積分するように構成したことにある。

[0014] また、かかる画像読取装置において、前記 疑似容量をセンサ基板上に設け、前記フォトダイオード を覆う層間絶縁膜を該疑似容量の誘電体として用いたこ 30 とにある。

【0015】また、かかる画像読取装置において、前記 疑似容量を前記信号処理回路の入力部に設けたことにあ る。

[0016]

【作用】かかる画像読取方法又はその装置によれば、駆動回路などによってフォトダイオードに一定時間おきに駆動パルスが印加される一方、疑似駆動回路などによってフォトダイオードと出力ラインを共通にして設けた疑似容量に疑似駆動パルスが印加される。この疑似駆動パルスは、駆動パルスが立ち上がる時に立ち下がるとともに立ち下がる時に立ち上がるようにされているので、ブロッキングダイオードの容量に起因して生じるキャパシタンスキックと、疑似容量に起因して生じるキャパシタンスキックとが互いに逆極性になって、これらのほとんどは相殺されてなくなる。

【0017】しかしながら、これらには容量差があるので、キャパシタンスキックは完全には相殺されず、少しだけ残留する。すなわち、フォトダイオードの容量の方が大きい場合には、駆動パルスが立ち上がる時にキャパ 50 シタンスキックの残留成分は正のノイズとして現れ、駆

5

動パルスが立ち下がる時に負のノイズとして現れる。逆に疑似容量の方が大きい場合には、駆動パルスが立ち上がる時にキャパシタンスキックの残留成分は負のノイズとして現れ、駆動パルスが立ち下がる時に正のノイズとして現れる。これらキャパシタンスキックの残留成分は極性が逆になるだけでなく、或る特定のフォトダイオードの容量と疑似容量との差に起因して残留するものであるから、それらの大きさは全く同じになる。したがって、信号処理回路などによって駆動パルスが印加されている間だけでなく、駆動パルスが立ち下がった後までフォトダイオードから流れ出す電流が時間積分されることによって、これらキャパシタンスキックの残留成分は完全に相殺され、その一定時間内にフォトダイオードに入射した光量だけが電気信号として読み出されることになる。

[0018]

【実施例】次に、本発明に係る画像読取方法及びその装置の実施例を図面に基づき詳しく説明する。

【0019】図2乃至図4において、符号10は本発明 に係る画像読取装置を構成するセンサ基板の一実施例で ある。このセンサ基板10は、逆極性で直列に接続され たm×n個のフォトダイオードPDとブロッキングダイ オードBDとがガラスなどの基板12上に形成され、m 個毎にn個のブロックB1, B2,... B。に区分されてい る。フォトダイオードPDとブロッキングダイオードB Dとは共に同じアモルファスシリコンなどから成る pin 構造の半導体層14,16で構成され、これら半導体層 14, 16の上面にはITOなどから成る透明電極1 8, 20 が形成されている。また、フォトダイオードP DとブロッキングダイオードBDとはSiOxなどから成る 層間絶縁膜22により覆われていて、その層間絶縁膜2 2に形成されたコンタクトホール24,26を介して接 続配線28によって接続されている。 さらにこれら全体 は、SiNxなどから成る保護膜30によって覆われてい

【0020】また、基板12上にはマトリクス配線32 が形成されていて、このマトリクス配線32によって各ブロックB1, B2.... B。間で相対的に同じ位置にあるフォトダイオードPD同士が引出配線34を介して共通に接続されている。一方、ブロッキングダイオードBDは共通電極36によってブロックB1, B2.... B。毎に共通に接続され、これらの共通電極36は駆動回路に接続するための取出電極38に接続されている。

【0021】さらに、マトリクス配線32の延長線上にはm個の疑似容量C1.C2.... C。が設けられている。この点が本実施例の最大の特徴である。これら疑似容量C1.C2.... C。は、基板12上に形成された疑似容量用の共通電極40と、マトリクス配線32の延長部分とを対向電極として用い、さらに層間絶縁膜22を誘電体として用いている。また、疑似容量用の共通電極40も

正規のブロック B₁, B₂, ... B_n と同様に取出電極 4 2 に接続されている。なお、この疑似容量用の共通電極 4 0 は、ブロッキングダイオード B D を共通に接続する共通電極 3 6 や引出配線 3 4 と同時に形成されている。

6

[0022] この場合、キャパシタンスキックは、フォトダイオードPDの容量C_{FD}とブロッキングダイオードBDの容量C_{FD}との合成容量C_{FD}×C_{BD}/(C_{FD}+C_{BD})に起因して発生するが、一般にC_{FD}: C_{BD}は10:1程度であるから、ほぼブロッキングダイオードBDの容量C_{BD}によって決定することになる。ここで、真空の誘電率をεω、半導体層16の比誘電率をε、電極20,36の対向面積をS、半導体層16の厚さをtとすると、ブロッキングダイオードBDの容量C_{BD}は次式で表される。

 $C_{BD} = \varepsilon_0 \ \varepsilon S/t$

【0023】 したがって、ブロッキングダイオードBD の容量に起因して生じるキャパシタンスキックを有効に 相殺するためには、疑似容量C1, C2.... C. をブロッ キングダイオードBDの容量Canと同じにすればよい。 20 たとえば、ブロッキングダイオードBDのサイズが30 μm×30μm、半導体層16の厚さtが1μm、真空 の誘電率 ε。 が8. 85×10⁻¹² 、アモルファスシリ コンの比誘電率 ε が 1 2 であれば、ブロッキングダイオ ードBDの容量Cmは約0.1pFとなる。したがっ て、疑似容量C1, C2,... C. も約0. 1 p F にすれば よい。ここで、疑似容量C1, C2,... C. の誘電体であ る層間絶縁膜22が SiO2 から成り、厚さが1μmであ る場合は、SiO₂ の比誘電率 ε は約3であるから疑似容 量C1, C2.... C。の対向面積をブロッキングダイオー 30 ドBDの約4倍にすればよい。ただし、両者の容量を完 全に一致させる必要はなく、比較的近い値であればよ い。このことは後に詳述する。

【0024】このセンサ基板10は、図1の配線図に示すように、駆動回路DCや信号処理回路SCなどと接続され、これらにより画像読取装置が構成されている。なお、m個の疑似容量C1.C2.... C。はブロックB1の隣にアレイ状に配列され、これらにより疑似ブロックB。が構成されている。

【0025】ブロッキングダイオードBDのアノード電 40 極は各ブロックB1,B2,... B。毎に共通するバッファゲートを介して駆動回路DCに接続され、疑似容量C1. C2,... C。の一方の電極は疑似ブロックB。で共通するバッファゲートを介して疑似駆動回路DCdに接続されている。また、フォトダイオードPDのアノード電極及び疑似容量C1. C2.... C。の他方の電極はブロックB1,B2,... B。及び疑似ブロックB。間で相対的に同じ位置にあるもの同士で共通に接続され、電流増幅回路IV1,IV2... IV。を介して積分回路IN1,IN2,... IN。に接続されている。さらに、積分回路IN501,IN2,... IN。に接続されている。さらに、積分回路IN

H₂... SH_a とマルチプレクサ回路MPXとが接続されていて、これら電流増幅回路 I V₁, I V₂... I V_a と、積分回路 I N₁, I N₂... I N_a と、サンプルホールド回路 S H₁, S H₂... S H_a と、マルチプレクサ回路MPXとによって、フォトダイオードPDから流れ出す電流 I₁, I₂... I_a を時間積分する信号処理回路 S Cが構成されている。

【0026】ここで、駆動回路DCは複数のDフリップフロップから構成されるシフトレジスタであって、図5のタイムチャートに示すように、クロックパルスCLKにしたがってフォトダイオードPDにブロックB1,B2....B。単位で順番に駆動パルスV1,V2....V。を印加するものである。また、これら駆動パルスV1,V2....V。なっている。

【0027】また、疑似駆動回路DCdはTフリップフロップとDフリップフロップとから構成され、図5のタイムチャートに示すように、駆動パルスV₁, V₂,... V が立ち上がる時に立ち下がるとともに立ち下がる時に立ち上がる疑似駆動パルスV₀ を疑似容量C₁, C₂,... C₂ に印加するものである。

【0029】次に、この画像読取装置の動作を図5のタイムチャートに基づき説明する。

【0030】駆動回路DCによりフォトダイオードPD にブロックB₁, B₂,... B。単位で順番に駆動パルスV 1. V2.... V。が印加され、疑似駆動回路DCdにより 疑似容量C1. C2.... C。 に疑似ブロックB。 単位で疑 似駆動パルスV。が印加される。この疑似駆動パルスV 。は駆動パルスV₁, V₂.... V。が立ち上がる時に立ち 下がるとともに立ち下がる時に立ち上がるので、駆動パ ルス V1, V2,... V₂ が立ち上がる時にブロッキングダ イオードBDの容量に起因して生じるキャパシタンスキ ックと、疑似駆動パルスV。が立ち下がる時に疑似容量 C₁, C₂,... C。に起因して生じるキャパシタンスキッ クとは互いに逆極性になる。また同様に、駆動パルスV 1. V2.... V。が立ち下がる時に生じるキャパシタンス キックと、疑似駆動パルスV。が立ち上がる時に生じる キャパシタンスキックも互いに逆極性になる。したがっ て、フォトダイオードPDと疑似容量C1, C2.... C. とはマトリクス配線32によって出力ラインを共通にし ているため、これらキャパシタンスキックのほとんどは 相殺されてなくなる。

【0031】ところが実際は、ブロッキングダイオード

BDを構成している半導体層 1 6 の膜厚は均一になっていないので、各プロッキングダイオードBDと疑似容量 C1, C2, ... C。 との間には容量差が生じる。このため、キャパシタンスキックは完全には相殺されず、少しだけ残留することになる。

【0032】たとえば、半導体層14,16の膜厚が疑似ブロックB。側から第n番目のブロックB。側へ行くに連れて徐々に薄くなっていて、疑似容量C1.C2.... C。が第1番目のブロックB1 内にあるブロッキングダ 10 イオードBDの容量よりも小さくなっている場合は、ブロッキングダイオードBDの容量に起因して生じるキャパシタンスキックの方が大きく、駆動パルスV1.V 2.... V。が立ち上がる時には正のキャパシタンスキックが残留し、駆動パルスV1,V2.... V。が立ち下がる時には負のキャパシタンスキックが残留する。したがって、明出力時の出力電流 I には信号成分に加えて正の残留成分N1 と負の残留成分N2 とが含まれ、暗出力時の出力電流 I'には正の残留成分N1 と負の残留成分N2 とが交互に現れる。

20 【0033】逆に、半導体層14,16の膜厚が疑似ブロックB。側から第n番目のブロックB。側へ行くに連れて徐々に厚くなっていて、疑似容量Ci.C2....C。が第1番目のブロックBi 内にあるブロッキングダイオードBDの容量よりも大きくなっている場合は、駆動パルスVi.V2....V。が立ち上がる時には負のキャパシタンスキックが残留し、駆動パルスVi.V2....V。が立ち下がる時には正のキャパシタンスキックが残留する。したがって、暗出力時の出力電流I"には前述した場合と反対の状態で負の残留成分N2と正の残留成分N30」とが交互に現れる。

[0034]また、上記のような場合には、ほぼ中央のブロック内にあるブロッキングダイオードBDの容量に疑似容量 C_1, C_2, \ldots, C_n を一致させるようにしてもよい。この場合の残留成分 N_1 , N_2 は、その中央のブロックに駆動パルスが印加された時は完全になくなり、その中央のブロックの前後で正の残留成分 N_1 と負の残留成分 N_2 の現れる状態が反対になる。

【0035】これらキャパシタンスキックの残留成分N1,N2は、或る特定のフォトダイオードPDと疑似容40量C1,C2,...C。との間の容量差に起因して生じるものであるから、それらの大きさは全く同じである。したがって、これら正の残留成分N1と負の残留成分N2とを含む区間で出力電流I,I',I"を時間積分すれば、これら残留成分N1,N2は完全に相殺されることになる。このため、ブロッキングダイオードBDの容量と疑似容量C1,C2,...C。とを完全に一致させる必要はなく、比較的近い値であればよいのである。

【0036】このことをさらに詳述すると、積分回路 I N₁, I N₂, ... I N_n における各スイッチング素子 Rs 50 が、駆動パルス V_n (k=1,2,...n)が印加され終わった直 後ではなく、その次の駆動パルスV*・・が印加され始める直前にオンになるので、明出力時の出力電流 I が積分回路 I N1, I N2.... I Na により時間積分されると、その出力電圧V1mは一定時間 T int 内にフォトダイオード P D に入射した光量に相当する信号成分だけになる。また、暗出力時の出力電流 I ', I "が積分回路 I N1, I N2.... I Na により時間積分されると、その出力電圧 V1m', V1m" は完全に O Vになる。このように、駆動パルス V1, V2.... Va が立ち下がった後の残留成分 N1, N2 を積分区間に含めることによって、ノイズの少ない良好な画像を読み取ることができる。

[0037] このように、本実施例に係る画像読取装置 には、疑似容量C1. C2.... C。と疑似駆動回路DCd とが設けられ、かつ、積分回路 I Ni, I N2.... I Na における各スイッチング素子Rs が駆動パルスV1, V 2.... V. の印加される直前にオンになるように構成さ れているため、キャパシタンスキックは完全に相殺さ れ、高SN比で画像を読み取ることができる。しかも、 キャパシタンスキックを疑似駆動パルスV。 によってあ る程度まで相殺してから時間積分するようにしているの で、積分回路 I N₁, I N₂, ... I N_n がすぐに飽和して しまうようなこともない。また、これらの系の時定数は ほぼ一致しているため、キャパシタンスキックの残留成 分Ni, Nz は極めて少なく、電流増幅回路 I Vi, I V 2.... I V。のゲイン、つまりフィードバック抵抗をフ オトダイオードPDの信号レベルに合わせて自由に設定 することができる。

【0038】また本実施例では、疑似容量C1.C2.... Ca がセンサ基板10上に設けられ、層間絶縁膜22が これら疑似容量C1.C2.... Ca の誘電体として用いら れているため、センサ基板10は従来のものに比べて疑 似容量C1.C2.... Ca の分だけ大きくなっているが、 疑似フォトダイオードPD。などから成る疑似ブロック Bo を設けたものに比べれば格段に小さくなっている。

【0039】以上、本発明に係る画像読取方法及びその 装置の一実施例を詳述したが、本発明は上述した実施例 に限定されることなく、その他の態様でも実施し得るも のである。

【0040】たとえば図6に示すように、マトリクス配線32の取出電極44側に疑似容量用の共通電極46を形成することによって、疑似容量C1. C2.... Ca を設けてもよい。この場合、マトリクス配線32のパターンによってはセンサ基板10が全く大きくならないこともある。本例からも明らかなように、疑似容量C1. C2.... Ca はセンサ基板10上のどこに設けてもよく、要するに図1の配線図に示したように、フォトダイオードPDと出力ラインを共通にするように設ければよいのである。したがって、信号処理回路SCを構成している電流増幅回路IV1. IV2.... IV。の反転入力端子のそれぞれに疑似容量を接続し、これら疑似容量に疑似駆

10 ストラにして

動パルスV。を印加するようにしてもよい。すなわち、信号処理回路SCなどが内蔵された信号処理用ICの入力部に疑似容量を内蔵してもよいのである。この場合、センサ基板10には疑似ブロックを形成する必要はなく、従来のセンサ基板と全く同じ大きさで足りる。さらに、疑似容量をマトリクス配線32の両側に設け、この両側の疑似容量に疑似駆動パルスV。を同時に印加するようにしてもよい。

【0041】また、これまでの実施例では、スイッチン /0 グ素子Rs がオンになる時期を駆動パルスV₁、V₂.... V_nが印加される直前としてきたが、この時期は特に限定されるものではなく、要するにキャパシタンスキックの残留成分が一括して時間積分されるようになっていれば、駆動パルスV₁、V₂.... V_nが立ち下がった少し後にオンになるようにされていてもよい。

【0042】さらに、これまでの実施例では、駆動パルスV₁、V₂.... V_n、疑似駆動パルスV_n などを正のパルスとして説明してきたが、これらは負のパルスでもよいの当然で、この場合、「パルスの立ち上がり」とはパルスの印加開始を意味し、「パルスの立ち下がり」とはパルスの印加終了を意味する。

【0043】その他、ブロッキングダイオードでなくT FTなどにより選択駆動を行なうタイプの画像読取装置にも適用し得るものであり、また、マトリクス駆動方式でなくフォトダイオードの光信号を別々に読み出すいわゆる個別駆動方式の画像読取装置にも適用し得るものであるなど、本発明はその主旨を逸脱しない範囲内で当業者の知識に基づき種々なる改良、修正、変形を加えた態様で実施し得るものである。

30 [0044]

【発明の効果】本発明に係る画像読取方法は、フォトダイオードと出力ラインを共通にする疑似容量に、駆動パルスが立ち上がる時に立ち下がるとともに立ち下がる時に立ち上がる疑似駆動パルスを印加し、駆動パルスが立ち下がった後までフォトダイオードから流れ出す電流を時間積分しているため、駆動パルスの立ち上がり時と立ち下がり時とに生じるキャパシタンスキックは完全に相殺され、高SN比で画像を読み取ることができる。

【0045】また、この方法の実施に直接使用する本発 40 明に係る画像読取装置は、フォトダイオードと出力ラインを共通にする疑似容量と、この疑似容量に疑似駆動パルスを印加する疑似駆動回路とを設け、かつ、信号処理 回路を駆動パルスが立ち下がった後まで時間積分するように構成しているため、前述同様に、高SN比で画像を 読み取ることができる。しかも、キャパシタンスキック を疑似駆動パルスによってある程度まで相殺してから時間積分しているので、信号処理回路などがすぐに飽和してしまうようなこともない。このため、フォトダイオードの信号レベルに合わせた高ゲインの増幅が可能である 50 など、設計の自由度が高くなる。 11

【0046】また、疑似容量をセンサ基板上に設け、フォトダイオードを覆う層間絶縁膜をその疑似容量の誘電体として用いているため、センサ基板はさほど大きくならない。さらに、疑似容量を信号処理回路の入力部に設けた場合は、センサ基板は全く大きくならないなど、本発明は種々の優れた効果を奏する。

【図面の簡単な説明】

【図1】本発明に係る画像読取装置の一実施例を示す配 線図である。

【図2】本発明に係る画像読取装置を構成するセンサ基板の一実施例を示す要部平面図である。

【図3】図2に示したセンサ基板をA-A線で切断して 示す断面説明図である。

【図4】図2に示したセンサ基板をB-B線で切断して 示す断面説明図である。

【図5】図1に示した画像読取装置の動作を説明するためのタイムチャートである。

【図6】本発明に係る画像読取装置を構成するセンサ基板の他の実施例を示す要部平面図である。

【図7】従来の画像読取装置の一例を示す配線図である。

【図8】図7に示した画像読取装置の動作を説明するた

めのタイムチャートである。

【図9】従来の他の画像読取装置の動作を説明するため のタイムチャートである。

12

【図10】従来の他の画像読取装置を示す配線図である。

【符号の説明】

10;センサ基板

22;層間絶縁膜

PD;フォトダイオード

10 BD; ブロッキングダイオード

C₁, C₂,... C_a;疑似容量

DC;駆動回路

DCd; 疑似駆動回路

SC;信号処理回路

IV₁, IV₂, ..., IV。;電流増幅回路

IN₁, IN₂,... IN_a ; 積分回路

SHI, SH2.... SH. ; サンプルホールド回路


MPX;マルチプレクサ回路

Tint ;一定時間


20 V;駆動パルス

V。;疑似駆動パルス


【図1】




[図3]




[図4]




[図2]




[図5]




[図6]




[図8]



[図7]



[図9]



【図10】

